2025年6月5日，英特尔正式公布了其独家的 BS PDN（Backside Power Delivery Network，背面供电网络）技术细节。这项被业界视为“后摩尔时代”关键突破的技术，将彻底改变传统芯片的供电方式，为高性能计算、人工智能和数据中心带来显著的能效与密度提升。

传统供电的困境

在传统芯片设计中，晶体管位于硅片正面，而供电网络与信号布线则共享正面的多层金属层。随着制程不断微缩，供电线路与信号线路日益拥挤，导致电压降（IR drop）增大、功耗上升，并限制了晶体管密度的进一步提高。这好比一个城市的所有水电管道和交通道路都挤在同一平面上，必然造成拥堵。

什么是BS PDN？

BS PDN的核心思想是“将供电网络移到芯片背面”。通过晶圆减薄和载片键合等工艺，英特尔将粗大的供电金属层置于硅衬底背面，而正面金属层则专用于信号布线。这样，供电和信号在物理上彻底分离，带来了三大优势：

• 降低电压降：背面供电金属层可以做得更厚、更宽，电阻极小，大幅减少供电过程中的电压损耗，确保晶体管获得更稳定的电压。
• 提升晶体管密度：正面金属层不再被供电线路占用，可以用于更密集的信号布线，从而在相同面积内容纳更多晶体管。
• 改善功耗与性能：更短的供电路径和更低的电阻可降低动态功耗，同时允许更高频率运行。

英特尔的实现路径

英特尔在其Intel 20A和Intel 18A节点中率先引入BS PDN，并称之为“PowerVia”。该技术结合了纳米片晶体管（RibbonFET）和极紫外光刻（EUV），通过以下关键步骤实现：

1. 晶圆正面制作：先完成晶体管和信号布线。
2. 晶圆翻转与减薄：将晶圆翻转并减薄至仅剩几微米厚的硅层，暴露晶体管背面。
3. 背面供电网络构建：在背面沉积金属层，形成纳米级TSV（硅通孔）连接至晶体管的源极和漏极。
4. 堆叠与封装：完成后的芯片可继续与其他芯粒或基板集成。

英特尔表示，PowerVia在测试芯片上实现了超过5%的频率提升和超过10%的功率效率改进，同时芯片面积利用率也得到提高。

业界影响与展望

BS PDN技术被视为延续摩尔定律的关键路径之一。除了英特尔，台积电、三星等厂商也在积极研发类似方案。但英特尔此次详细公布技术细节，展示了其在该领域的领先信心。BS PDN有望与2.5D/3D封装、背面DRAM等结合，推动芯片向“三维集成”方向演进，为AI大模型、自动驾驶等算力密集型应用提供更强大的底层支撑。

简言之，英特尔的BS PDN背面供电网络技术，正如同为芯片开辟了一条“电力高速专线”，让信号与供电各行其道，从而释放晶体管的全部潜力。随着18A节点量产临近，这场从正面到背面的供电革命，即将迎来真正的市场检验。